從FinFET到GAA，再到碳基芯片，半導體行業(yè)是否還需要熱管理

熱設(shè)計網(wǎng) 2020-10-15

本文作者：leonchen

熱管理行業(yè)近年成為了許多資本看好的行業(yè)。人工智能、清潔能源、物聯(lián)網(wǎng)這三個大概念都與熱管理緊密相關(guān)，熱管理甚至是部分產(chǎn)品的核心技術(shù)。但我們必須認識到，熱的問題是負面的，人們一直在想各種辦法去解決它。熱的問題之所以產(chǎn)生，只有兩個原因：1、產(chǎn)品在運行過程中會發(fā)出熱量；2、產(chǎn)品的溫度必須控制到某個合理范圍才能保證穩(wěn)定運行。

熱管理行業(yè)的重點在第二個。不管是我們開發(fā)更好的導熱界面材料、更強勁的風扇、更先進的液冷技術(shù)，實質(zhì)上都是想將產(chǎn)品的溫度控制好。芯片級的熱設(shè)計則除了提高導熱效率之外，還在思考使用更加耐溫的材料，提高元器件的耐溫范圍。

但其它行業(yè)，尤其是半導體制造行業(yè)，實際上一直在從第一個原因入手，期望通過更先進的工藝，在產(chǎn)品實現(xiàn)更強功能的前提下，降低元器件的發(fā)熱量。元器件發(fā)熱量降低了，需要轉(zhuǎn)移的熱量減少了，溫度自然就更好控制了。

從這個角度講，元器件發(fā)熱量的驟然降低，是半導體制造行業(yè)的革命性突破，但卻是熱管理行業(yè)的滅頂之災。這種情況究竟會不會出現(xiàn)呢？

電感、電容、電阻等功率器件的發(fā)熱機理相對簡單，也和處理器完全不同，我在我的書籍《從零開始學散熱》第十七章中有介紹，我們就不再展開。不展開的另一個原因是它們的散熱問題目前并不是非常嚴重，沒有到制約產(chǎn)品關(guān)鍵性能的地步。

處理器芯片內(nèi)部包含大量晶體管?？梢赃@么講，處理器中的晶體管是最關(guān)鍵的發(fā)熱源。過去的10年，高端處理芯片一直在使用FinFET，近期有些新聞頻繁提到，一種新的FET形態(tài)GAA將會被投入使用。

處理器的功耗由三個部分組成：動態(tài)功耗、靜態(tài)功耗和短路功耗。

P_總=P_動態(tài)+P_靜態(tài)+P_短路

Intel i7-2600K功耗隨頻率的變化圖

其中，處理器在處理信息的過程就是晶體管不斷地在高低電平之間轉(zhuǎn)換的過程，這個過程中涉及到充放電，充放電就導致了功耗。這個功耗就稱為動態(tài)功耗（上圖中的Transition Power）。動態(tài)功耗與工作電壓的平方和工作頻率（翻轉(zhuǎn)頻率）成正比。更高的頻率雖然會明顯導致更大的功耗，但也對應著更快的處理能力，我們顯然不希望為了解決散熱或能耗問題犧牲性能。這樣，降低工作電壓就成了最有效的手段。

靜態(tài)功耗是指晶體管關(guān)斷狀態(tài)下，不可能完全沒有導通，這部分導通耗電且無益于計算，其大小與漏電電流、電壓呈正比。而漏電電流與材料的絕緣性有關(guān)，絕緣性又與溫度有關(guān)，溫度越高，漏電電流越大，所以靜態(tài)功耗還會隨溫度的升高而升高。

短路功耗是在FET翻轉(zhuǎn)時，有個極短時間會有電子直接跑掉。它和電壓、頻率正相關(guān)。

降低工作電壓，對于降低靜態(tài)功耗也有幫助。下面的圖可以看到，從平面FET，到FinFET，到可能即將商用的GAA，工作電壓一直在降低。

不同F(xiàn)ET形態(tài)下的工作電壓

工作電壓不能持續(xù)降低的原因在于信號完整性的限制。FET充放電或高低電平的轉(zhuǎn)換需要一定時間，這個時間稱為門延遲。只有在充放電完成后采樣才能保證信號的完整性。而這個充放電時間和電壓負相關(guān)，即電壓高，則充放電時間就短。也和制程正相關(guān)，即制程越小，充放電時間就短。讓我們?nèi)コ瞥痰母蓴_因素，當我們不斷提高頻率后，過了某個節(jié)點，太快的翻轉(zhuǎn)就會造成門延遲跟不上，從而影響數(shù)字信號的完整性，從而造成錯誤。這也是為什么超頻到某個階段會不穩(wěn)定，隨機出錯的原因。那么怎么辦呢？對，就是超頻中常用的辦法：加壓?？梢酝ㄟ^提高電壓來減小門延遲，讓系統(tǒng)重新穩(wěn)定下來。但隨之而來的，是巨大的功耗提升。FinFET已經(jīng)實現(xiàn)到了5nm，據(jù)說GAA可以達到3nm甚至1nm，制程變小，工作電壓降低，因此有助于實現(xiàn)更高的能效比。

靜態(tài)功耗或如何控制漏電電流是推動晶體管工藝進步的關(guān)鍵因素。從技術(shù)發(fā)展角度來看，平面晶體管在尺寸縮小至22nm后，漏電流控制將變得很困難。這是因為勢壘隧道效應導致了電流泄露。所謂勢壘隧道效應，是指雖然源極和漏極被絕緣的物體隔開無法導通，但是在絕緣層越來越薄之后，源極和漏極之間的距離也越來越近，最終兩者過于靠近，稍微施加電壓就會使得電子以概率的方式穿透絕緣層到達另外一端，這就帶來了漏電流和功耗問題。漏電是我們不希望產(chǎn)生的，因為實質(zhì)上我們期望這種狀態(tài)下是完全關(guān)斷的。目前使用的解決問題的方法就是FinFET，也就是將漏極和源極“立起來”，柵極再垂直構(gòu)造，形成了經(jīng)典的FinFET“鰭片”結(jié)構(gòu)。這種經(jīng)典的結(jié)構(gòu)不但在很大程度上增厚了絕緣層、解決了平面晶體管的隧道效應，還為柵極帶來了更多有效的接觸面，使得電流阻礙降低，發(fā)熱也隨之下降。

二維MosFET到三維FinFET的形態(tài)轉(zhuǎn)變

但隨著晶體管尺度向5nm甚至3nm邁進，無論是鰭片距離、短溝道效應（包括閾值電壓隨著溝道長度降低而降低、漏致勢壘降低、載流子表面散射、速度飽和、離子化和熱電子效應），還是漏電和材料極限，都使得晶體管制造變得岌岌可危，甚至物理結(jié)構(gòu)都無法完成。人們通過材料和工藝，包括High-K、特種金屬、SOI、FinFET、EUV等技術(shù)，已經(jīng)能將制程工藝實現(xiàn)到5nm，但公認的事實是，在5nm之后，除非有全新材料和革命性工藝出現(xiàn)，F(xiàn)inFET幾乎已經(jīng)達到了物理極限，其不斷拉高的深度和寬度之比（為了避免短溝道效應，鰭片的寬度應該小于柵極長度的0.7倍），將使得鰭片難以在本身材料內(nèi)部應力的作用下維持直立形態(tài)，尤其是在能量更高的EUV制程導入之后，這樣的狀況會更為嚴重，甚至光子在如此小的尺度下將呈現(xiàn)量子效應從而帶來大量的曝光噪音，嚴重影響了產(chǎn)品的質(zhì)量和性能。另外，柵極距過小將帶來不可控的情況。

GAA有點像是FinFET的改良版。FinFET的溝道僅三面被柵極包圍,而GAA以納米線溝道設(shè)計為例,溝道的整個外輪廓都被柵極完全包裹住,這就意味著柵極對溝道的控制性能就更好.應用材料公司的高管Mike Chudzik說:"正是這一點讓我們得以繼續(xù)微縮柵長尺寸."

各種晶體管形態(tài)上門和通道之間的接觸面示意

FinFET從22nm到5nm的升級帶來了越來越嚴重的散熱問題（單個晶體管能效比雖然提升了，但晶體管的密度提升更大）。從當前的技術(shù)來看，F(xiàn)inFET進化到GAA，似乎GAA并不能帶來質(zhì)的飛躍。而且，即使從上圖也能感受到，溝道四面被柵極包裹，GAA的制作工藝將極為復雜，成本高昂。

三星GAA納米片形態(tài)運行性能數(shù)據(jù)

上圖是三星給出的數(shù)據(jù)。大意為3nm的GAA（Gate-all-around 環(huán)繞柵極）工藝相對7nm的FinFET工藝，芯片面積可以減少45％，性能將提高35%，同時使能耗降低50%。從可查到的資料上，不能得出這三點是可以同時做到，還是三者能做到其中一個。如果只是能做到其中一個，實際上提升并不是非常明顯。甚至如果做相同的面積，功耗將和現(xiàn)在接近，性能比現(xiàn)在的芯片提高35%。

在我們探討GAA時，半導體制造行業(yè)已經(jīng)開始更先進的GAA形態(tài)探索了。但從當前的發(fā)熱機理、材料特性、制作工藝、人們對算力的需求各個方面評估，熱問題在可預見的未來都會越來越嚴重。

晶體管形態(tài)的演進路線圖

除了GAA架構(gòu)，業(yè)內(nèi)還在積極研究碳基半導體。碳基半導體是從材料層面進行了革新，使用碳納米管形式的晶體管。有消息報道稱，北京大學電子系教授彭練矛帶領(lǐng)團隊采用了全新的組裝和提純方法，制造出高純半導體陣列的碳納米管材料，制造出芯片的核心元器件——晶體管，其工作速度3倍于英特爾最先進的14納米商用硅材料晶體管，能耗只有其四分之一。該成果于今年初刊登于美國《科學》雜志。如果碳基材料厲害到這個程度，其散熱問題會劇烈降低，因為幾乎意味著原來耗能12W才能完成的任務只需要1W就能解決。但碳基材料面臨的商業(yè)化問題還有很多?；诖耍碓菏恳蔡峒白约旱膱F隊將在2-3年內(nèi)完成90納米碳基CMOS先導工藝開發(fā)，性能上相當于28納米硅基器件。

碳納米管

為什么碳基材料能取得如此大幅度的優(yōu)化？資料顯示，用碳納米管做的晶體管，電子遷移率可達到硅晶體管的1000倍，門延遲大幅度降低，有可能在更低的工作電壓下實現(xiàn)更高頻的運算；其次，碳納米管中的電子自由程特別長，即電子的活動更自由，不容易摩擦發(fā)熱。因此，碳晶體管在實際運行時，其動態(tài)功耗極低，且工作電壓的理論極限運行速度是硅晶體管的5－10倍，而功耗方面，卻只是后者的十分之一。但業(yè)界對碳基芯片的量產(chǎn)抱有懷疑。除了碳本身更加活潑、介電常數(shù)更低，導致制作晶體管的過程非常困難之外，還有一個很難攻克的主題：互聯(lián)延遲或連線延遲。由于器件特征尺寸的進一步微縮，雖然電路的門延遲減小，但是特征尺寸的減小也導致了互連引線橫截面和線間距的減小?；ミB線的橫截面和間距的減小，將不可避免的使得互連延遲效應變得更加嚴重。為了應對特征尺寸進一步縮小而帶來的互連延遲的問題，產(chǎn)業(yè)界開始通過研發(fā)新材料、新結(jié)構(gòu)、新技術(shù)，如高K金屬材料、低K介電材料、堆疊器件結(jié)構(gòu)、系統(tǒng)和三維封裝等，來克服摩爾定律的物理極限，推動集成電路技術(shù)向前發(fā)展。碳基芯片雖然能夠降低門延遲，但卻對互聯(lián)延遲無能為力。這需要將互聯(lián)線也使用碳基材料制作。學術(shù)界也在積極研究這部分的內(nèi)容。