為滿足雷達陣面高功率密度的需求，SiC寬禁帶半導體器件在電源模塊應用中逐步取代傳統(tǒng)硅功率器件。傳統(tǒng)焊接及導電膠粘工藝存在導電性能差、熱阻大、高溫蠕變等缺點，無法發(fā)揮SiC功率器件高結(jié)溫和高功率的優(yōu)勢。納米銀燒結(jié)是大功率器件最合適的界面互連技術(shù)之一，具有低溫燒結(jié)高溫使用的優(yōu)點和良好的高溫工作特性。

文中針對高功率電源模塊大電流傳輸對低壓降及高效散熱的需求，基于高功率半橋電源模塊開展了SiC芯片的納米銀雙面燒結(jié)工藝技術(shù)研究，突破了成型銀焊片制備、納米銀焊膏高平整度點涂、無壓燒結(jié)等關(guān)鍵技 術(shù)，并通過燒結(jié)界面微觀分析以及芯片剪切強度和焊片剝離強度測試對燒結(jié)工藝參數(shù)進行了優(yōu)化。最后對半橋模塊進行了靜態(tài)測試和雙脈沖測試。該模塊的柵極泄漏電流< 1.5 nA，開關(guān)切換時間< 125 ns，漏極電壓過沖< 12.5%，滿足產(chǎn)品應用需求。

為了增加雷達探測距離，提高抗干擾能力，需要 不斷提升陣面的功率密度，使雷達的電源及高功率射 頻模塊具備更高的功率密度。為滿足上述需求， SiC寬禁帶半導體器件在雷達電源、收發(fā)前端等模塊的應用中逐步取代傳統(tǒng)硅功率器件。目前，電源模塊 中的高功率芯片主要通過金錫共晶焊接或?qū)щ娔z粘安 裝在直接鍵合陶瓷（Direct-Bonded Ceramic, DBC） 基板上，正面通過金絲或鋁絲鍵合實現(xiàn)電氣互聯(lián)。但是，傳統(tǒng)釬焊及導電膠粘工藝存在導電性能差、熱阻大等缺點，且使用溫度小于175 ?C，在大溫變的條件下容易發(fā)生蠕變等退化現(xiàn)象，引發(fā)疲勞失效等可靠性問題，無法發(fā)揮SiC功率器件高結(jié)溫和高功率的優(yōu) 勢。納米銀燒結(jié)技術(shù)是大功率器件最合適的界面 互連技術(shù)之一，具有傳統(tǒng)功率粘結(jié)材料無法比擬的優(yōu) 點，低溫燒結(jié)高溫使用，具有良好的高溫工作特性。納 米銀燒結(jié)層的熱導率可以達到200 W/(K· m)，遠高 于傳統(tǒng)焊料且燒結(jié)層厚度可控。與傳統(tǒng)焊料合金封裝相比，納米銀燒結(jié)能夠?qū)⒛K溫度循環(huán)的可靠 性提高5倍以上，不僅能夠降低芯片的對地熱阻， 還能解決供電回路因大電流傳輸導致的壓降和熱耗問題。 

本文針對高功率電源模塊大電流傳輸?shù)牡蛪航敌?求以及SiC芯片高效散熱的低熱阻需求，結(jié)合一款高功 率半橋電源模塊開展了SiC高功率器件的納米銀雙面燒結(jié)工藝技術(shù)研究，突破了成型銀焊片制備、納米銀焊膏高平整度點涂、無壓燒結(jié)等關(guān)鍵技術(shù)，并通過燒結(jié)界 面微觀分析以及芯片剪切強度和焊片剝離強度測試對有壓和無壓燒結(jié)的工藝參數(shù)進行了優(yōu)化。對半橋模塊 進行了靜態(tài)測試和雙脈沖測試。該模塊的柵極泄漏電 流< 1.5 nA，開關(guān)切換時間< 125 ns，漏極電壓過沖< 12.5%，滿足產(chǎn)品應用需求。 

1.1 驗證電路 

半橋電路是構(gòu)成逆變電路、脈沖寬度調(diào)制（Pulse Width Modulation, PWM）整流電路、多電平變流器 等眾多電力電子電路的基本單元，因此本文以 SiC金屬氧化物半導體場效應晶體管（Metal-OxideSemiconductor Field-Effffect Transistor, MOSFET）半橋電路為研究對象，開展納米銀雙面燒結(jié)工藝技術(shù)的研究。SiC半橋電源模塊的原理框圖如圖1所示。

SiC MOSFET裸芯片選用基本半導體公司的 BC1M032120，其額定工作電壓為1 200 V，漏極電流為84 A。芯片的漏極、源極采用納米銀雙面互連技術(shù)，降低大電流傳輸路徑的壓降，芯片漏極通過納米銀有壓燒結(jié)與基板互連，芯片源極則利用成型焊片通過納米銀無壓燒結(jié)工藝與封裝基板連接。為了降低封裝熱 阻及材料間的熱膨脹系數(shù)，選用氮化鋁DBC基板和鎢 銅底座。 

1.2 工藝流程 

整個模塊的裝配擬采用圖2所示的工藝流程，芯片底部粘接采用先進連接公司的有壓燒結(jié)納米銀焊膏，芯片表面與成型焊片的粘接采用先進連接公司的無壓燒結(jié)納米銀燒結(jié)焊膏。首先，在氮化鋁DBC基板的上表面絲網(wǎng)印刷一層納米銀焊膏，在空氣中預烘烤 干燥，去除多余的有機溶劑。然后，使用自動吸取設(shè)備 將SiC芯片置放于納米銀膠上，并使用燒結(jié)壓機進行有壓燒結(jié)；在SiC芯片上方，用點膠機將納米銀無壓燒 結(jié)漿料涂覆在芯片和基板表面，用以進行銀成型焊片 的無壓燒結(jié)；柵極采用引線鍵合實現(xiàn)芯片與基板的電氣互聯(lián)，與外部連接的端子在回流焊爐內(nèi)使用噴射式點膠的錫銀銅無鉛焊錫膏進行焊接。最后，采用硅膠 將模塊封裝進行絕緣處理。

2.1 成型焊片設(shè)計及制備技術(shù)

成型焊片設(shè)計和制備是納米銀雙面燒結(jié)的核心技術(shù)。成型焊片的設(shè)計應綜合功率器件的焊片尺寸、電流傳輸特性、最大結(jié)溫等因素，通過熱機應力的仿真及優(yōu)化得到。而且成型焊片的加工和制備要求對后續(xù)互聯(lián)的可靠性也至關(guān)重要，需要對焊片的鍍層體系、 結(jié)構(gòu)形式、內(nèi)在應力等展開相關(guān)研究。 

熱機應力仿真模型如圖3所示。為了更好地在模型上應用邊界條件并節(jié)省計算時間，仿真時去除了遠離芯片的基板邊緣區(qū)域并在基板下面增加了 一個2 mm厚的冷卻板。對于熱邊界條件，模塊的初始溫度為175 ℃，室溫為60 ℃。在冷卻板底面增加 20000 W/(m²·K)熱傳遞系數(shù)且將其余表面設(shè)定為隔熱。散熱時間為1 s，1 s后提取并觀察互連層的溫度以及壓力分布。

將成型焊片設(shè)計成穿孔結(jié)構(gòu)形式，這樣不僅可 以起到壓力釋放的作用，還可以作為擴散溝道滿足無壓力燒結(jié)納米銀膠料的氧化需求。如圖4所示，在 ANSYS中構(gòu)建了3種不同的芯片互聯(lián)方案。

3種方案的仿真結(jié)果對比見表1。從仿真結(jié)果可 知，3種方案對散熱后的最高溫度幾乎沒有影響，但增加開口可以有效釋放應力。對于本項目采用的芯片， 圓形開口（方案二）與十字形開口（方案三）有幾乎相同的結(jié)果。針對圓形開口焊片，通過改變其厚度進行應力優(yōu)化。由優(yōu)化結(jié)果可知，成型焊片上的最高溫度保持恒定，而芯片面以及DBC面上的最大應力會隨著 成型焊片厚度增大而上升。然而，太薄的焊片在處理 過程中很容易變形，會對可靠性產(chǎn)生影響。綜合考慮這些因素，最后選擇厚度為100 μm的焊片。

SiC芯片雙面燒結(jié)的熱電仿真模型如圖5所示。由于銀具有最低的熱點溫度、良好的導熱性和抗 氧化性以及優(yōu)異的燒結(jié)能力，所以仿真直接選擇了銀焊片，厚度設(shè)定為50 ～ 300 μm。作為熱邊界條件，環(huán)境溫度為60 ?C，半導體內(nèi)部生成的熱為 10.5 W/mm³，DBC基板較低一側(cè)的熱對流規(guī)定為 20 000 W/(m² ·K)。圖5給出的是100 μm厚焊片的溫度和電流密度分布。由仿真結(jié)果可知：在所定義的輸 入功率下，產(chǎn)生了大約113 ?C的峰值溫度，位于芯片中心；最大電流密度則集中在焊片與芯片的接觸邊沿及焊片拐角處。

使用超短脈沖激光對銀焊片進行蝕刻處理形成所 需的開孔形狀。較高的激光功率會導致邊緣不均勻并 有燒痕殘余，適當減少高功率激光重復次數(shù)并增加低 功率重復次數(shù)可以避免這個問題。為了便于后續(xù)的成 型處理，將銀焊片加工成圖6（a）所示的引線框形式， 通過框架邊沿的定位孔可以在成型處理的過程中借助 銷釘來固定焊片。焊片成型工裝如圖6（b）所示，經(jīng)過 激光處理的框架形式銀焊片被放入下板內(nèi)，下板的挖 槽與成型焊片最終結(jié)構(gòu)匹配。中間接口是折彎焊片的沖床，并配備了壓件、彈簧等成型工具，成型時借助上 板壓緊來折彎焊片。

2.2 納米銀焊膏分配 

芯片連接層厚度的精確控制也是一個非常關(guān)鍵的問題，芯片連接層的厚度不僅會影響該連接層的剪切強度，還會影響該連接層的空洞率。

 氮化鋁DBC基板與SiC芯片互聯(lián)的納米銀焊膏 通過絲網(wǎng)印刷工藝進行涂覆。采用厚度為80 μm的 漏印網(wǎng)版，根據(jù)納米銀漿粘度以及印刷厚度和均勻 性要求，對絲網(wǎng)印刷過程中刮刀的前/后向運行速度、 壓力等參數(shù)進行優(yōu)化，使得印刷納米銀漿的厚度為 (100 ± 10) μm，高度均勻性小于15 μm，滿足大尺寸 SiC芯片的有壓燒結(jié)要求。 

用于成型焊片無壓燒結(jié)的納米銀焊膏采用先進的 噴射式點膠技術(shù)進行分配。噴射式點膠為非接觸式點膠，可以最大限度地減少膠滴的拖尾，獲得更小的膠 滴間距和更優(yōu)的涂覆焊膏一致性。采用10 × 10膠 滴矩陣對排布的間距參數(shù)進行優(yōu)化，直徑為430 μm的 膠滴（點膠頭大小為300 μm）的優(yōu)化結(jié)果如圖7（b）所 示。隨著相鄰膠滴間距的減小，納米銀膠的平均厚度 逐漸增加，而表面粗糙度呈下降趨勢，當膠滴間距小于 300 μm后，表面粗糙度變化較為緩慢。點膠后焊膏的 厚度和其表面粗糙度是一對相互矛盾的參數(shù)，通過圖 7（b）的曲線可以發(fā)現(xiàn)，相鄰膠滴間距為300 μm（即相 鄰膠滴的重合比例為30%左右）時可獲得最優(yōu)的點膠效果。

2.3 納米銀燒結(jié)技術(shù) 

采用有壓燒結(jié)工藝將SiC芯片焊接到DBC基板 上。首先，將絲網(wǎng)印刷納米銀焊膏的DBC基板在空 氣氣氛下120 ?C烘烤20 min，去除納米銀焊膏中多余 的有機溶劑。然后采用SCHMIDT公司的ServoPress 450熱壓機對SiC芯片進行有壓輔助燒結(jié)，工藝參數(shù)為：燒結(jié)溫度240 ?C，輔助壓力10 MPa，燒結(jié)時間3 min。 

運用田口試驗設(shè)計方法對影響納米銀焊膏無壓低 溫燒結(jié)質(zhì)量的工藝參數(shù)進行分析研究，獲得了最優(yōu)的 無壓燒結(jié)曲線參數(shù)（表2）：干燥溫度為90 ?C，干燥時 間為10 min，燒結(jié)溫度為250 ?C，燒結(jié)時間為30 min， 燒結(jié)氣氛為N₂。

圖8為納米銀有壓及無壓燒結(jié)剖面顯微結(jié)構(gòu)圖片， 有壓燒結(jié)的孔隙率和致密化程度明顯優(yōu)于無壓燒結(jié)。有壓燒結(jié)的燒結(jié)層厚度約為22 μm，無壓燒結(jié)的燒結(jié) 層厚度約為200 μm。對納米銀有壓燒結(jié)的芯片進行 剪切強度測試，結(jié)果大于22 MPa，芯片在剪切試驗過 程中都出現(xiàn)了芯片碎裂，這意味著有壓燒結(jié)界面的剪 切強度大于芯片材料本身的強度。

對田口試驗的燒結(jié)溫度和燒結(jié)時間交叉匹配9個 分組樣品，對銀焊片與DBC基板的剝離強度進行測 試，測試結(jié)果如圖9所示。由測試結(jié)果可知，所有無壓 燒結(jié)樣品銀焊片的剝離強度都大于5 N，銀焊片通常 在燒結(jié)層脫落之前就已斷裂，滿足產(chǎn)品設(shè)計要求。從 測試數(shù)據(jù)對比可知燒結(jié)的最佳工藝參數(shù)為：燒結(jié)溫度 250 ?C，燒結(jié)時間30 min。

采用三線法對半橋模塊中芯片的靜態(tài)特征進行檢測，圖10（a）、（b）分別為樣件的輸出特征和柵極泄 漏電流。由測試曲線可知，該芯片的柵極泄漏電流< 1.5 nA，輸出特性曲線與芯片手冊一致，因此雙面燒結(jié) 前后芯片的性能未發(fā)生明顯變化。對半橋模塊進行雙 脈沖測試，圖10（c）和（d）分別為模塊的開通和 關(guān)斷波形，模塊開通關(guān)斷的電壓和電流分別為1 200 V 和84 A。開通時間小于125 ns，關(guān)斷時間小于75 ns， 開通和關(guān)斷的速度非常快，而且開通關(guān)斷過程中電壓 和電流波形無過高的震蕩和尖峰，漏極的電壓過沖6 12.5%。開通關(guān)斷過程中的基本參數(shù)及損耗和SiC功 率器件的手冊值相差不大，能夠滿足使用要求。

本文采用銀成型焊片并結(jié)合納米銀有壓和無壓燒 結(jié)工藝技術(shù)實現(xiàn)了SiC芯片的雙面燒結(jié)互聯(lián)，滿足高 功率電源模塊大電流傳輸對低壓降及高效散熱的需 求。文中重點論述了成型焊片設(shè)計制備方法、納米焊膏高平整度點涂及納米銀無壓燒結(jié)等關(guān)鍵技術(shù)。本文的研究工作對SiC功率器件及納米銀燒結(jié)工藝技術(shù)在 高功率電源模塊及射頻前端模塊中的工程化應用具有 重要的參考價值。后續(xù)仍需要對納米銀雙面燒結(jié)技術(shù) 在高溫環(huán)境中長期應用的可靠性、高溫銀擴展風險等 方面開展進一步的研究，并結(jié)合先進集成封裝工藝技 術(shù)開展相關(guān)的應用研究。