IC Packages  P127

IC 封裝
IC封裝是保護(hù)芯片免受:
–環(huán)境壓力如濕度，污染
–機(jī)械壓力如破裂，過熱
–操作過程中的放電
IC封裝必須提供:
–用于測(cè)試的接觸面
–與PCB連接的電路連接面
IC封裝除了要滿足以上要求外還應(yīng)滿足成本，質(zhì)量和可靠性等方面的要求
它是電子封裝的第一級(jí)
–第二級(jí)是封裝-PCB裝配
–第三級(jí)是PCB-底板裝配

封裝按安裝方法可以分為:
–穿孔型(THT)
–表面安裝型(SMT)
–特殊類型
THT封裝的pins穿過PCB上的孔
–常用于板的空間并不寬裕的封裝
–如DIP, PGA, 等.
SMT封裝的pins直接焊接在PCB的表面
–常用于高pin密度的封裝
–如QFP, QFJ, 等.

特殊類型封裝如:
–COP封裝被安裝并密封在PCB上
–(TCP)
–記憶模塊
每種芯片耗散功率是下列參數(shù)的函數(shù):
–頻率, f
–電容, C
–電壓, V
–門數(shù)(I/O count)
即:
Power = F(f, C, V2, Gate count)

邏輯芯片比記憶芯片有更多的門
因此，從散熱的角度來看，邏輯芯片的散熱比記憶芯片難
一般,封裝的絕對(duì)最高溫度設(shè)計(jì)為125 C
–當(dāng)節(jié)點(diǎn)(junction)的溫度超過這個(gè)溫度時(shí),失效率將大大增加
–考慮20-25%的安全裕量,允許最大節(jié)點(diǎn)溫度通常小于100 C

IC封裝舉例Plastic Ball Grid Array (PBGA)–頂部的導(dǎo)熱率低(~ 1 W/m/K)–PCB 類型材料底部–小尺寸die (封裝大小的1/3)–連接位于die的頂部,power也一樣

Tape Ball Grid Array (TBGA)–頂部的導(dǎo)熱率高(copper)–Substrate 比PBGA薄–Die是封裝大小的1/3 –連接位于die的底部,power也一樣

Fine Pitch Ball Grid Array (FPBGA)–頂部的導(dǎo)熱率低(~ 1 W/m/K)–PCB 類型材料底部–(CSP) (Die是封裝大小的70%)–連接位于die的頂部,power也一樣–和PBGA模型相同

Flip Chip Ceramic Ball Grid Array (Flip chip-CBGA)–外露的die,可選的散熱板，無線–陶瓷底層(K~15 W/m/K)–連接位于die的底部; 連接節(jié)點(diǎn)junction附在熔球上,熔球連接信號(hào)線–和PBGA模型相同

Plastic Quad Flat Pack (PQFP)–低熱傳導(dǎo)率(~ 1 W/m/K)–Die約為封裝大小的1/3; 沒有底層–連接位于die的頂部,power也一樣–通過金線lead從外圍連接到PCB電路板上
ABGA (Advanced BGA)  陶瓷底層的封裝(CBGA)

封裝模型類型
詳細(xì)模型
緊湊熱傳導(dǎo)模型
網(wǎng)絡(luò)模型
–單熱阻模型
用θja描述
–雙(或多個(gè))熱阻網(wǎng)絡(luò)模型
雙熱阻網(wǎng)絡(luò)模型
星型(six)熱阻網(wǎng)絡(luò)模型
Shunt (fourteen)網(wǎng)絡(luò)模型
一般網(wǎng)絡(luò)模型
–ACE (Automatic Compact model Extraction)
由Icepak自動(dòng)得到的靈活的多熱阻網(wǎng)絡(luò)拓?fù)?br /> –DELPHI 模型
多熱阻網(wǎng)絡(luò)拓?fù)涫腔谥庇X和曲線按擬合的熱阻

詳細(xì)封裝模型
詳細(xì)模型
–模型包含幾乎所有的詳細(xì)特征,如熔球,leads,芯片(die),底層等.
–用于封裝層次的建模,描述以及測(cè)量確認(rèn)等.
–精度高
–邊界條件無關(guān),與網(wǎng)絡(luò)模型不同
–計(jì)算時(shí)間比簡(jiǎn)化的模型多
–僅僅用于非常重要的封裝
–不太重要的封裝可以使用簡(jiǎn)化的模型建模(如CCM, Network, etc.)

緊湊熱傳導(dǎo)模型
緊湊熱傳導(dǎo)模型
–主要組件作為塊(block)或厚板(plate)建模,如mold,底層,熔球(ball),etc
–熔球和vias作為具有各向異性熱傳導(dǎo)率的集中塊(block)建模
–薄元件作為導(dǎo)熱薄板建模,如pads, traces, 接觸熱阻, etc.)
導(dǎo)熱薄板具有三維的導(dǎo)熱特性,但是生成二維的網(wǎng)格
可以減少網(wǎng)格數(shù)量并且移除特別細(xì)的網(wǎng)格單元
–CCM模型比詳細(xì)模型的網(wǎng)格數(shù)目少得多
–精度略差, 誤差一般低于10%
–Board層次和亞系統(tǒng)層次建模效果很好
–可用于瞬態(tài)建模
–邊界條件無關(guān)
–應(yīng)用于multi-source 和stacked die 封裝
熱設(shè)計(jì) http://www.0532yewu.com

緊湊熱傳導(dǎo)模型

網(wǎng)絡(luò)模型
單熱阻模型
–封裝只由一個(gè)熱阻描述, θja
–θja對(duì)于大多數(shù)模型可用
–對(duì)于在標(biāo)準(zhǔn)測(cè)試條件下作比較時(shí)有用(如JEDEC 測(cè)試條件)
–可以從CFD分析估計(jì)
–不適用于CFD分析
–得不到封裝的表面溫度
θja= (Tdie–Tamb) / Qdie
Tdie= 芯片節(jié)點(diǎn)溫度
Tamb= 環(huán)境溫度
Qdie= 芯片總功率

雙熱阻模型
–雙熱阻模型是在CFD應(yīng)用最廣泛的網(wǎng)絡(luò)模型
–由從junction到case的熱阻θjc, 和從junction到board的熱阻θjb描述
–這是既具有吸引力又最簡(jiǎn)單的拓?fù)浣Y(jié)構(gòu)
–當(dāng)環(huán)境顯著不同于其描述時(shí)誤差可能超過10%
–可以用不同的方法確定熱阻的大小
使用邊界條件測(cè)試或熱傳導(dǎo)模擬
JEDEC標(biāo)準(zhǔn)測(cè)試: 只有θjb存在標(biāo)準(zhǔn)(環(huán)形冷板測(cè)試); JEDEC 是一種測(cè)試θjc的測(cè)試標(biāo)準(zhǔn)
–僅僅用于估計(jì)節(jié)點(diǎn)的溫度
網(wǎng)絡(luò)的內(nèi)部不生成網(wǎng)格. 所以增加內(nèi)部節(jié)點(diǎn)數(shù)不會(huì)增加總體的網(wǎng)格數(shù)量.

封裝熱阻的定義
θjc= (Tdie–Tcase) / Qcase
Tdie= die的溫度
Tcase= case的平均溫度
Qcase= case的散熱量
θjb= (Tdie–Tbot) / Qboard
Tbot= 封裝底部的平均溫度
Qboard= 從封裝底部到board的散熱量
θja= (Tdie–Tamb) / Qdie
Tamb= 環(huán)境溫度
Qdie= 封裝的總散熱量

Factors Affecting Chip Resistances P157
θja取決于:
–Die 功率
–Chip大小
–傳導(dǎo)途徑
–空氣流動(dòng)速度
–PCB 板類型
θja減小:
–chip 大小增加
–空氣流動(dòng)速度增加
–傳導(dǎo)途徑增加
板上單個(gè)封裝測(cè)量的阻尼比很多封裝在板上測(cè)量的結(jié)果低

最小化θjc和θjb
θjc可以由以下方法最小化
–在die的頂部貼上散熱銅層(如Tape Ball Grid Array packages)
θjb可以由以下方法最小化
–更好的leadframe設(shè)計(jì)
–讓外露的die pad與PCB板接觸
–在die pad和PCB板之間加入散熱銅層
–在PBGA中加vias和balls
減小θjc和/或θjb會(huì)使θja減小
估計(jì)θjc和θjb
θjc和θjb可以使用Icepak估計(jì)
–可以使用宏
–宏中有菜單可以指定封裝的結(jié)構(gòu),尺寸和特性
–查看下一頁中的屏幕捕捉菜單
步驟:
–指定封裝的結(jié)構(gòu),尺寸和特性
–可以從庫中調(diào)出一個(gè)類似的封裝類型并作必要的修改
–選擇“Characterize JC”來估計(jì)θjc, 或
–選擇“Characterize JB”來估計(jì)θjb
點(diǎn)擊“accept”創(chuàng)建一個(gè)Icepak對(duì)象
運(yùn)行模型并得到溫度分布
各熱阻的計(jì)算如下:
估計(jì)θjc和θjb
θjc= (Tmax–Twall)/P
θjb= (Tmax–Tboard)/P
Tmax= 最大die溫度
Twall= case表面平均溫度
P = die 功率
Tmax=最大die溫度
Tboard= board表面平均溫度
P = die 功率
熱設(shè)計(jì) http://www.0532yewu.com

ACE 模型
ACE 方法
–允許自動(dòng)生成網(wǎng)絡(luò)
–不用預(yù)先確定網(wǎng)絡(luò)拓?fù)?br /> 網(wǎng)絡(luò)結(jié)構(gòu)也由求解得出
比固定拓?fù)浣Y(jié)構(gòu)要靈活得多
網(wǎng)絡(luò)可以構(gòu)造得任意復(fù)雜,取決要求解的問題
–Accuracy reproduces detailed CFD solution at desired points
–允許IC的動(dòng)力熱學(xué)建模
–應(yīng)用于所有類型的電子封裝
BGAs
Stack dies
MCMs
–不需要任何信息和猜測(cè)來構(gòu)造模型
ACE 模型網(wǎng)格算法
ACE是基于多重網(wǎng)格的算法
考慮qe= aE(TP-TE)
當(dāng)aE很大時(shí)(傳導(dǎo)率大,例如) P和E點(diǎn)的溫度幾乎相同

DELPHI 模型DELPHI網(wǎng)絡(luò)是由幾個(gè)連接節(jié)點(diǎn)(代表die)和表面節(jié)點(diǎn)的幾個(gè)熱阻組成的緊湊模型構(gòu)成在各種邊界條件下,使用熱流途徑的知識(shí)來選擇拓?fù)湫枰脕泶_定拓?fù)浣Y(jié)構(gòu)的信息:–節(jié)點(diǎn)個(gè)數(shù),面節(jié)點(diǎn)的幾何位置,外形和大小–節(jié)點(diǎn)之間的連接熱阻最好能夠匹配:–Junction溫度–熱流分布

DELPHI 模型IcepakCapability
Icepak網(wǎng)絡(luò)對(duì)象為形成任何拓?fù)涮峁└嗟撵`活性
–由于具有強(qiáng)大的非結(jié)構(gòu)求解器技術(shù)
有可以生成任何常用Delphi拓?fù)涞暮?/p>

DELPHI 模型Validation Study
用于確認(rèn)的封裝
1.128 BGA with 4 peripheral rows, plastic molding
2.128 BGA with 4 peripheral rows, copper lid.
3.400 BGA with 4 peripheral rows, plastic molding.
4.400 BGA with 4 peripheral rows, copper lid.
5.841 BGA with full ball array, plastic molding (this has the same37x37 mm size asthe 400 4 peripheral array).
6.841 BGA with full ball array, copper lid.

DELPHI 模型Validation Study
安裝在4層board上的封裝
–自然對(duì)流(熱流主要通過solder ball傳到board上.)
有散熱器安裝在封裝頂部
–熱流主要通過封裝的case傳到散熱器上
誤差方程:
% TjError = (Tj simpl -Tj detailed) / (Tj detailed–Tambient) X 100
% Q Error = (Qsimpl -Qdetailed) / QDetailedX 100

BGA研究得到了合理精確的結(jié)果
–誤差在10%以內(nèi)
–研究了有/無散熱器的緊湊模型
精度取決于
–選擇的拓?fù)?br /> –邊界條件設(shè)置

練習(xí): ACE-DELPHI 比較 P191
練習(xí): PBGA 建模  P195
練習(xí): 網(wǎng)絡(luò)模型 P202
練習(xí): 詳細(xì)模型vs網(wǎng)絡(luò)模型 P210

Icepak資料下載:  Icepak高級(jí)建模(456頁).pdf

標(biāo)簽： 點(diǎn)擊： 評(píng)論: